Laporan Akhir Modul 2 - Percobaan 1
1. Jurnal [Kembali]
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
ketika rangkaian dijalankan maka output yang dihasilkan oleh rangkaian memiliki tempo dimana diawali dengan semua led mati
1. D1 = 1 - 0
D2 = 1
D3 = 1
D4 = 1
2. D1 = 1-0
D2 = 0
D3 = 1
D4 = 1
3. D1 = 1-0-1-0
D2 = 1-1-0-0
D3 = 0
D4 = 1
4. D1 = 1-0-1-0-1-0-1-0-1-0
D2 = 1-1-0-0-1-1-0-0
D3 = 1-1-1-1-0-0
D4 = 0
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
Analisa percobaan output dari JK Flip-Flop kedua, ketiga, dan keempat. apa beda dengan JK Flip-Flop 1?
Jawab :
Jadi pada JK Flip-Flop 1, input clock berasal dari Signal Generator sehingga memiliki input High pada JK Flip-Flop 1, sedangkan pada JK Flip-Flop yang lain, input Clock berasal dari ~Q sehingga memiliki input Low
Jelaskan pengaruh JK Flip-Flop pada rangkaian percobaan 1 dan bandingkan dengan RS Flip-Flop pada TP sebelumnya.
Jawab :
Jika menggunakan RS Flip-Flop dan memberikan input berlogika 1, maka output dari Q maupun ~Q Terlarang, sehingga tidak cocok dijadikan Rangkaian Counter, berbeda dengan JK Flip-Flop, jika kita memberikan kedua inputnya berlogika 1, maka outputnya akan berubah-ubah sehingga cocok untuk rangkaian Counter.
No comments:
Post a Comment